This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-251533

(43) Date of publication of application: 17.09.1999

(51)Int.CI.

H01L 27/06 H01L 27/04 H01L 21/822

(21)Application number: 10-047879

70 (71)Applies

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

27.02.1998

(72)Inventor: AKIMOTO RIEKO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device in which the occupied area by an electrostatic breakdown preventing circuit can be reduced, while electrostatic breakdown voltage of the electrostatic breakdown preventing circuit is improved, and to provide a manufacturing method of the semiconductor integrated circuit device which is able to reduce the number of manufacturing processes. SOLUTION: An electrostatic breakdown preventing circuit is constituted of a bipolar transistor Tr. The collector region of the bipolar transistor Tr is connected with an external part connecting terminal BP, and the emitter region is connected with power sources (a circuit reference power source and a circuit operation power source). The base region and the collector region are connected, and a resistance element 21R is

interposed in series between the base region and the collector region. A surge current is absorbed by the power sources through bipolar operation and absorbed



by the power sources via a diode element formed of the collector region and the base region. The resistance element 21R is formed is the same manufacturing process as the electrode of the transistor of an internal integrated circuit.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-251533

(43)公開日 平成11年(1999)9月17日

(51) Int.Cl.⁶

識別記号

FΙ

H01L 27/06

27/04_. 21/822

H01L 27/06

3 1 1 A

27/04

Н

(21)出願番号

特願平10-47879

(22)出顧日

平成10年(1998) 2月27日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

審査請求 未請求 請求項の数5 OL (全 14 頁)

(72) 発明者 秋元 理惠子

神奈川県川崎市幸区小向東芝町1 株式会

社東芝多摩川工場内


(74)代理人 弁理士 三好 秀和 (外3名)

(54) 【発明の名称】 半導体集積回路装置及びその製造方法

(57) 【要約】

【課題】 静電気破壊防止回路の静電気破壊耐圧を向上 しつつ、静電気破壊防止回路の占有面積を減少できる半 導体集積回路装置を提供する。さらに、製造工程数が削 減できる半導体集積回路装置の製造方法を提供する。

【解決手段】 静電気破壊防止回路PCがバイポーラトランジスタTrで形成される。バイポーラトランジスタTrのコレクタ領域は外部接続端子BPに接続され、エミッタ領域は電源(Vss又はVcc)に接続され、ベース領域とエミッタ領域とは接続され、ベース領域とアションの領域とは接続され、ベース領域とで調が直列に挿入される。サージ電流はバイポーラ動作により電源に吸収される。とされるとともに、コレクタ領域とベース領域とで形成されるダイオード素子を通して電源に吸収される。抵抗素子21Rは内部集積回路1Cのトランジスタの電極と同一製造工程で形成される。



1

【特許請求の範囲】

【請求項1】 外部接続端子と内部集積回路との間に静 電気破壊防止回路を備えた半導体集積回路装置におい て、

前記静電気破壊防止回路に、前記外部接続端子に入力さ れたサージ電流をバイポーラ動作により電源に吸収する バイポーラトランジスタを備えたことを特徴する半導体 集積回路裝置。

【請求項2】 前記バイポーラトランジスタは、

前記外部接続端子と回路基準電源との間、外部接続端子 と回路動作電源との間の少なくともいずれか一方に、又 は双方に挿入されたことを特徴とする請求項1に記載の 半導体集積回路裝置。

【請求項3】 前記バイポーラトランジスタのベース領 域とエミッタ領域との間が短絡された、又はベース領域 とエミッタ領域との間に静電気破壊耐圧を下げる抵抗素 子が直列に挿入されたことを特徴とする請求項1又は請 求項2に記載の半導体集積回路装置。

【請求項4】 前記バイポーラトランジスタのエミッタ 至請求項3のいずれかに記載の半導体集積回路装置。

【請求項5】 外部接続端子と内部集積回路との間に静 電気破壊防止回路を備えた半導体集積回路装置の製造方 法において、

前記内部集積回路を構築するトランジスタを形成すると ともに、前記外部接続端子に入力したサージ電流をバイ ポーラ動作により電源に吸収する静電気破壊防止回路の バイポーラトランジスタを形成する工程と、

前記内部集積回路を構築するトランジスタの電極を形成 するとともに、前記静電気破壊防止回路のバイポーラト ランジスタのベース領域とエミッタ領域との間に静電気 破壊耐圧を下げる抵抗素子を前記電極と同一導電層で形 成する工程と、

を備えたことを特徴とする半導体集積回路装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置及びその製造方法に関し、特に外部接続端子と内部集 積回路との間に静電気破壊防止回路(静電気破壊保護回 路)を備えた半導体集積回路装置及びその製造方法に関 する。

[0002]

【従来の技術】製造プロセス中に、又は製品の取扱中に 人為的要因で発生する予期せぬ静電気により内部集積回 路が破壊されることを防止するために、半導体集積回路 装置には静電気破壊防止回路が具備される。図14は従 来技術に係る静電気破壊防止回路の回路図である。

【0003】静電気破壊防止回路PCは入力信号用外部 接続端子(ボンディングパッド)BPと内部集積回路 1

Cとの間に配置される。静電気破壊防止回路PCは抵抗 素子Rと2個のダイオード素子D1及びD2とを備え る。抵抗素子Rは、外部接続端子BPから内部集積回路 ICに至る信号経路に直列的に挿入され、静電気破壊を 生じるサージ電流をなまらせる機能を有する。ダイオー ド紫子D1は、信号経路と回路基準電源(例えば0 V) Vssとの間に挿入され、正のサージ電流を逆方向降伏 電流により負のサージ電流を順方向電流として回路基準 電源Vssに吸収する。ダイオード素子D2は、信号経 路と回路動作電源(例えば5V) Vccとの間に挿入さ 10 れ、正のサージ電流を順方向電流として負のサージ電流 を逆方向降伏電流により回路動作電源 Vccに吸収す

【0004】図15は静電気破壊防止回路PCの要部の 縦断面構造図、図16は静電気破壊防止回路PCの要部 の平面図である。半導体集積回路装置は低不純物濃度の p型単結晶珪素基板 1 A 及びその表面上に成長させた低 不純物濃度のn型エピタキシャル層1Bを有する半導体 基板1で形成される。静電気破壊防止回路PCのダイオ 領域が、複数に分割されたことを特徴とする請求項1乃 20 ード素子D1、D2はそれぞれ素子間分離領域で囲まれ た領域内において半導体基板1の主面部に形成される。 紫子間分離領域はp型単結晶珪素基板1A及び高不純物 濃度のp型半導体領域3で形成される。

> 【0005】ダイオード素子D1は、アノード領域とし て使用される髙不純物濃度のp型半導体領域5とカソー ド領域として使用されるn型エピタキシャル層1Bとで 形成される。アノード領域は回路基準電源Vssに接続 される。カソード領域は高不純物濃度のn型埋込型半導 体領域2、高不純物濃度のn型半導体領域4のそれぞれ を通して入力信号用外部接続端子BPに接続される。

> 【0006】ダイオード素子D2は、アノード領域とし て使用される高不純物濃度のp型半導体領域5とカソー ド領域として使用されるn型エピタキシャル層1Bとで 形成される。アノード領域は入力信号用外部接続端子B Pに接続される。カソード領域は髙不純物濃度のn型埋 込型半導体領域2、髙不純物濃度のn型半導体領域4の それぞれを通して回路動作電源Vccに接続される。

【0007】図17は他の構造を説明する静電気破壊防 止回路PCの要部の平面図、図18は静電気破壊防止回 40 路PCの要部の縦断面構造図である。図17に示すよう に、静電気破壊防止回路PCを構成する一方のダイオー ド素子D1は、入力信号用外部接続端子(BP) 7の下 部に配置される。入信号用外部接続端子7には例えば同 図に示すようにボンディングワイヤ8がボンディングさ れる。ダイオード素子D1は、図18に示すように、ア ノード領域として使用される p 型半導体領域 (素子間分 離領域としても使用される。)3とカソード領域として 使用されるn型エピタキシャル層1Bとで形成される。 カソード領域はn型半導体領域4を通して入力信号用外 50 部接続端子7に接続される。n型半導体領域4はボンデ

ィングによるダメージを受けにくい入力信号用外部接続 端子7の角部分に4カ所配置され、この4カ所のそれぞ れに配置されたη型半導体領域4と入力信号用外部接続 端子7との間で接続が行われる。アノード領域は、この アノード領域を形成するp型半導体領域3の表面部分に 形成された高不純物濃度の p 型半導体領域 5 を通して回 路基準電源Vssに接続される。

3

[0008]

【発明が解決しようとする課題】前述の半導体集積回路 装置においては、以下の点について配慮がなされていな い。半導体集積回路装置は高集積化の傾向にあり、内部 集積回路1℃を構築するトランジスタは微細化される。 このトランジスタの微細化に伴い、静電気破壊防止回路 PCのダイオード素子D1、D2のそれぞれにおいてア ノード領域として使用される p 型半導体領域 5 がシャロ 一拡散層化される。このため、アノード領域とカソード 領域とのpn接合面積が減少し、静電気破壊防止回路P Cで充分にサージ電流が吸収できないので、内部集積回 路ICのトランジスタに静電気破壊が発生し、静電気破 壊耐圧が低下する。

【0009】そこで、静電気破壊防止回路PCのサージ 電流の吸収能力を髙める手法として、アノード領域の平 面面積を増加し、ダイオード素子D1、D2のそれぞれ のpn接合面積を単純に増加する方法が採用されてい る。また、結果として同様にpn接合面積の増加になる が、図16に示すように、アノード領域として使用され る p型半導体領域 5 とカソード領域のカソード電位取り 出し領域として使用されるn型半導体領域4との対向長 Lを増加する方法が採用されている。いずれの方法もp n接合面積の増加によりサージ電流の吸収能力が高まる が、静電気破壊防止回路PCの占有面積が増大し、半導 体集積回路装置の集積度が低下するという問題点があっ

【0010】本発明は上記課題を解決するためになされ たものである。従って、本発明の目的は、静電気破壊防 止回路の静電気破壊防止能力を向上しつつ、静電気破壊 防止回路の占有面積を減少し、静電気破壊耐圧が高くか つ集積度の向上が実現できる半導体集積回路装置を提供 することである。

【0011】さらに、本発明の他の目的は、上記目的を 達成しつつ、製造工程数が削減できる半導体集積回路装 置の製造方法を提供することである。

[0012]

【課題を解決するための手段】上記課題を解決するため に、第1の発明は、外部接続端子と内部集積回路との問 に静電気破壊防止回路を備えた半導体集積回路装置にお いて、静電気破壊防止回路に、外部接続端子に入力され たサージ電流をバイポーラ動作により電源に吸収するバ イボーラトランジスタを備えたことを特徴する。バイボ ーラトランジスタは、回路基準電源側、回路動作電源側 の少なくともいずれか一方に、又は双方に挿入されるこ とが好ましい。

4

【0013】このように構成される半導体集積回路装置 においては、静電気破壊防止回路のバイポーラトランジ スタによるバイポーラ動作でサージ電流が大量にかつ即 座に電源に吸収できる。この結果、内部集積回路の素子 の静電気破壊が防止でき、しかもサージ電流の吸収能力 が高いので、バイポーラトランジスタの素子サイズが減 少でき、静電気破壊防止回路の占有面積が減少できる。

10 従って、半導体集積回路装置において、静電気破壊耐圧 を向上しつつ、集積度が向上できる。

【0014】第2の発明は、バイポーラトランジスタの ベース領域とエミッタ領域との間が短絡されたことを特 徴とする。また、バイポーラトランジスタのベース領域 とエミッタ領域との間に静電気破壊耐圧を下げる抵抗素 子が直列に挿入されたことを特徴とする。抵抗素子の抵 抗値は数ΚΩ乃至数十ΚΩの範囲に設定される、ことが 好ましい。

【0015】このように構成される半導体集積回路装置 20 においては、静電気破壊防止回路のバイポーラトランジ スタ自体の静電気破壊耐圧が、ベース領域とエミッタ領 域との間の短絡又は双方の間に挿入された抵抗素子によ り減少できる。従って、内部集積回路を構築するトラン ジスタの静電気破壊耐圧よりも静電気破壊防止回路の静 電気破壊耐圧が小さく設定できるので、内部集積回路を 構築するトランジスタの静電気破壊が防止できる。

【0016】第3の発明は、バイポーラトランジスタの エミッタ領域が、複数に分割されたことを特徴とする。 【0017】このように構成される半導体集積回路装置 においては、静電気破壊防止回路のバイポーラトランジ スタの複数に分割されたエミッタ領域間にベース電位取

り出し領域が形成できるので、ベース領域のキャリアが 即座に吸収できる。従って、バイポーラトランジスタの コレクタ領域又はエミッタ領域に入力されたサージ電流 が即座に電源に吸収できるので、静電気破壊耐圧が向上 できる。 [0018] 第4の発明は、外部接続端子と内部集積回

路との間に静電気破壊防止回路を備えた半導体集積回路 装置の製造方法において、まず、内部集積回路を構築す るトランジスタを形成するとともに、外部接続端子に入 カしたサージ電流をバイポーラ動作により電源に吸収す る静電気破壊防止回路のバイポーラトランジスタを形成 する。次に、内部集積回路を構築するトランジスタの電 極を形成するとともに、静電気破壊防止回路のバイポー ラトランジスタのベース領域とエミッタ領域との間に静 電気破壊耐圧を減少する抵抗素子を電極と同一導電層で 形成する。

【0019】内部集積回路にトランジスタとしてMISFET が形成される場合には、MISFETのゲート電極と同一製造 50 工程により抵抗素子が形成される。また、内部集積回路

にトランジスタとしてバイポーラトランジスタが形成さ れる場合には、バイボーラトランジスタのエミッタ電極 と同一製造工程により抵抗素子が形成される。

【0020】このように構成される半導体集積回路装置 の製造方法においては、内部集積回路を構築するトラン ジスタの電極と静電気破壊防止回路の抵抗素子とが同一 製造工程により形成され、抵抗素子を形成する工程が減 少できるので、製造工程数が削減できる。

[0021]

【発明の実施の形態】以下、図面を参照し、本発明の実 施の形態を説明する。

【0022】 (第1の実施の形態) 図2は本発明の第1 の実施の形態に係る半導体集積回路装置の入力側に配置 された静電気破壊防止回路の回路図である。

【0023】静電気破壊防止回路PCは入力信号用外部 接続端子BPと内部集積回路ICとの間に配置される。 静電気破壊防止回路PCは抵抗素子Rと2個のバイポー ラトランジスタTr1及びTr2とを備える。

【0024】抵抗素子Rは、外部接続端子BPから内部 気破壊を生じるサージ電流をなまらせる機能を有する。

【0025】バイポーラトランジスタTr1は、信号経 路と回路基準電源(例えばOV)Vssとの間に挿入さ れ、npn型で構成される。バイポーラトランジスタT rlのコレクタ領域は外部接続端子BPに接続され、エ ミッタ領域は回路基準電源Vssに接続される。ベース 領域とエミッタ領域との間は電気的に接続されており、 このベース領域とエミッタ領域との間には抵抗素子R1 が電気的に直列に挿入される。このバイポーラトランジ スタTr1は、バイポーラ動作により、外部接続端子B Pに入力された正のサージ電流を回路基準電源 V s s に 吸収させる。サージ電流は大量にかつ即座に回路基準電 源Vssに吸収される。さらに、バイポーラトランジス タTr1のコレクタ領域とベース領域とのpn接合部は ダイオード素子を形成し、正のサージ電流はこのダイオ ード素子による逆方向降伏電流で回路基準電源Vssに 吸収される。また、外部接続端子BPに負のサージ電流 が入力された場合、バイポーラトランジスタTr1は、 バイポーラ動作により、回路基準電源Vssから外部接 統端子BP側に負のサージ電流を相殺するような電流を 供給する。電子の流れとして見れば、負のサージ電流に 伴うコレクタ領域側の電子は回路基準電源Vssに大量 にかつ即座に吸収される、と表現できる。さらに、バイ ポーラトランジスタTr1のコレクタ領域とベース領域 とのpn接合部で形成されたダイオード素子は、負のサ ージ電流を相殺するような順方向電流を回路基準電源V s s からコレクタ領域側に供給する。

【0026】バイボーラトランジスタTr2は、信号経 路と回路動作電源(例えば5V)Vccとの間に挿入さ れ、pnp型で構成される。バイポーラトランジスタT

r2のコレクタ領域は外部接続端子BPに接続され、エ ミッタ領域は回路動作電源Vccに接続される。ベース 領域とエミッタ領域との間は電気的に接続されており、 このベース領域とエミッタ領域との間には抵抗素子R2 が電気的に直列に挿入される。このバイポーラトランジ スタTr2は、バイポーラ動作により、外部接続端子B Pに入力された正のサージ電流を回路動作電源Vccに 吸収させる。サージ電流は大量にかつ即座に回路動作電 源Vccに吸収される。さらに、バイポーラトランジス 10 タTr2のコレクタ領域とベース領域とのpn接合部は ダイオード素子を形成し、正のサージ電流はこのダイオ ード素子による順方向電流で回路動作電源Vccに吸収 される。また、外部接続端子BPに負のサージ電流が入 力された場合、バイボーラトランジスタTr2は、バイ ポーラ動作により、回路動作電源Vccから外部接続端 子BP側に負のサージ電流を相殺するような電流を供給 する。電子の流れとして見れば、負のサージ電流に伴う コレクタ領域側の電子は回路動作電源Vccに大量にか つ即座に吸収される、と表現できる。さらに、バイポー 集積回路 $oxed{L}$ $oxed{C}$ $oxed{C}$ opn接合部で形成されたダイオード素子は、負のサージ 電流を相殺するような逆方向降伏電流を回路動作電源V ccからコレクタ領域側に供給する。

【0027】図1は前述の外部接続端子BP、静電気破 壊防止回路PC、内部集積回路ICのそれぞれを示す半 導体集積回路装置の要部の縦断面構造図である。半導体 集積回路装置は低不純物濃度の p 型単結晶珪素基板 1 0 Aとその表面上に成長させた低不純物濃度のn型エピタ キシャル層10Bとからなる半導体基板10で構成され る。 p型単結晶珪素基板 1 0 A は例えば数 Ω cm - 数十Ω cmの抵抗値に設定される。 n型エピタキシャル層10B は例えば $10^{15}-10^{16}$ atoms/cm 3 の不純物濃度に設定され

【0028】内部集積回路ICは、本実施の形態に係る 半導体集積回路装置において、相補型MISFET (Metal Ins ulator Semiconductor Field Effect Transistor), / イポーラトランジスタのそれぞれを有する。内部集積回 路」Cはこれらの半導体素子を基礎として論理回路を構 築する。図1に示すように、各半導体素子は素子間分離 領域で周囲を囲まれた領域内に形成される。素子間分離 領域は、p型単結晶珪素基板10A、高不純物濃度のp 型埋込型半導体領域12及び高不純物濃度のp型半導体 領域16で形成される。p型埋込型半導体領域12は、 p型単結晶珪素基板10Aとn型エピタキシャル層10 Bとの間に埋め込まれ、例えば10¹⁸atoms/cm³の不純物 濃度に設定される。 p 型半導体領域 1 6 は、 p 型埋込型 半導体領域 1 2 に電気的に接続するように n 型エピタキ シャル屬10Bに形成され、例えば10¹⁸atoms/cm³の不 純物濃度に設定される。なお、図示しないが、n型エピ 50 タキシャル層 10 Bの表面上において各半導体素子間に

は素子間分離用絶縁膜(例えば、酸化珪素膜)が形成される。

【0029】相補型MISFETのnチャネルMISFETQnは、 図1中、中央右側に示すように、低不純物濃度のp型ウ エル領域 1 3 の主面部に形成される。 p 型ウエル領域 1 3は、n型エピタキシャル層10Bに形成され、例えば 10¹⁵-10¹⁶atoms/cm³の不純物濃度に設定される。nチ ャネルMISFETQnはゲート絶縁膜20、ゲート電極2 1、ソース領域及びドレイン領域として使用される高不 純物濃度の一対のn型半導体領域23を備える。ゲート 絶縁膜20は例えば酸化珪素膜の単層膜、又は酸化珪素 膜と窒化珪素膜とを組み合わせた複合膜で形成される。 ゲート電極21は、ゲート絶縁膜20の表面上に形成さ れ、例えば300-500nmの膜厚を有し抵抗値を低減する不 純物(例えば隣又は砒素)がドープされた多結晶珪素膜 で形成される。また、ゲート電極21は、珪素と高融点 金属との化合物であるシリサイド膜若しくは髙融点金属 膜の単層膜、又は多結晶珪素膜上にシリサイド膜若しく は高融点金属膜を積層した複合膜で形成してもよい。 n 型半導体領域23は、p型ウエル領域13Bの表面部分 に形成され、例えば10²⁰atoms/cm³の不純物濃度に設定 される。n型半導体領域23は、ゲート電極21をマス クとして使用したイオン打ち込み法により不純物が導入 され、ゲート電極21に対してセルフアライメントで形 成される。

[0030] nチャネルMISFETQnの型半導体領域23には第1層目の配線26が電気的に接続される。配線26は、層間絶縁膜25の表面上に形成され、層間絶縁膜25に形成された接続孔(符号は付けない。)を通してn型半導体領域23に接続される。配線26は例えばアルミニウム合金膜の単層膜又はこのアルミニウム合金膜を主体とする複合膜で形成される。配線26には第2層目の配線28が電気的に接続される。配線28は、層間絶縁膜27の表面上に形成され、層間絶縁膜27に形成された接続孔(符号は付けない。)を通して配線26に接続される。配線28は配線26と同様な材料で形成される。

【0031】相補型MISFETのpチャネルMISFETQpは、図1中、中央右側に示すように、低不純物濃度のn型ウエル領域14の主面部に形成される。n型ウエル領域14は、n型エピタキシャル層10Bに形成され、例えば $10^{15}-10^{16}$ aloms/cm 3 の不純物濃度に設定される。pチャネルMISFETQpはゲート絶縁膜20、ゲート電極21、ソース領域及びドレイン領域として使用される高不純物濃度の一対のp型半導体領域24を備える。ゲート絶縁膜20、ゲート電極21のそれぞれはnチャネルMISFETQnのゲート絶縁膜20、ゲート電極21のそれぞれはnチャネルMISFETQnのゲート絶縁膜20、ゲート電極21のそれぞれはnチャネルMISFETQnのゲート絶縁膜20、ゲート電極21のそれぞれはn0のでから地縁により同一製造工程で形成される。p型半導体領域24は、n200エル領域14の表面部分に形成され、例えば 10^{20} atoms/cm3の不純物濃度に設定され

る。同様に、p型半導体領域24は、ゲート電極21に 対してセルフアライメントで形成される。

【0032】 pチャネルMISFETQpのp型半導体領域24には第1層目の配線26が電気的に接続され、配線26には第2層目の配線28が電気的に接続される。

【0033】内部集積回路ICのバイポーラトランジスタTrは、図1中、右端に示すように、 n型コレクタ領域、 p型ベース領域及びn型エミッタ領域を備えた縦型構造のnpn型で構成される。

10 【0034】 n型コレクタ領域は、真性コレクタ領域として使用される n型エピタキシャル層 10B、コレクタ電位取り出し領域として使用される n型埋込型半導体領域 11及び n型半導体領域 15のそれぞれで形成される。 n型埋込型半導体領域 11は、 p型単結晶珪素基板 10Aと n型エピタキシャル層 10Bとの間に埋め込まれ、例えば 10¹⁸ atoms/cm³の不純物濃度に設定される。 n型半導体領域 15は、 n型埋込型半導体領域 11に電気的に接続するように n型エピタキシャル層 10Bに形成され、例えば 10¹⁸ atoms/cm³の不純物濃度に設定される。 n型半導体領域 15には第1層目の配線 26が電気的に接続される。

【0035】 p型ベース領域は、真性ベース領域として使用される中不純物濃度のp型半導体領域17、ベース電位取り出し領域として使用されるp型半導体領域24のそれぞれで形成される。p型半導体領域17は、n型エピタキシャル層11の表面部分に形成され、例えば1018atoms/cm³の不純物濃度に設定される。p型半導体領域24はpチャネルMISFETQpのp型半導体領域24には第1層目の配線26が電気的に接続される。

【0036】 n型エミッタ領域は、真性ベース領域として使用されるp型半導体領域17の表面部分に形成され、高不純物濃度のn型半導体領域22で形成される。本実施の形態において、バイポーラトランジスタTrのn型エミッタ領域すなわちn型半導体領域22はエミッタ電極21からn型不純物をドープして形成したエミッタ拡散型構造で形成される。エミッタ拡散型構造を採用するバイボーラトランジスタTrはn型エミッタ領域のシャロー拡散層化を実現できる。n型半導体領域22は40例えば10²⁰atoms/cm³の不純物濃度に設定される。

【0037】エミッタ電極21はn型不純物の拡散源となる例えば多結晶珪素膜で形成される。本実施の形態において、エミッタ電極21は、nチャネルMISFETQn、pチャネルMISFETQpのそれぞれのゲート電極21と同一材料で形成されるとともに同一製造工程により形成される。なお、エミッタ電極21はゲート電極21と別の製造工程で、またゲート電極21と異なる電極材料で形成してもよい。エミッタ電極21には第1層目の配線26が電気的に接続される。

50 【0038】図3は静電気破壊防止回路PCの平面図で

ある。図1中、中央左側及び図3に示すように、静電気 破壊防止回路PCのバイボーラトランジスタTェ1は、 基本的には内部集積回路1Cのバイポーラトランジスタ Tェに類似した構造で構成される。すなわち、バイボー ラトランジスタTrlはn型コレクタ領域、p型ベース 領域、n型エミッタ領域を備えた縦型構造のnpn型で 構成される。

【0039】n型コレクタ領域は、真性コレクタ領域と して使用されるn型エピタキシャル層10B、コレクタ 電位取り出し領域として使用されるn型埋込型半導体領 10 域11及びn型半導体領域15のそれぞれで形成され る。 n型半導体領域15は、第1層目の配線26、第2 層目の配線28のそれぞれを通して、この第2層目の配 線28と同一配線層に形成されかつ同一材料で形成され た入力信号用外部接続端子BP(図1中、左端に示 す。) に電気的に接続される。

【0040】p型ベース領域は、真性ベース領域として 使用される中不純物濃度の p 型半導体領域 1 7、ベース 電位取り出し領域として使用される p型半導体領域 2 4 のそれぞれで形成される。

【0041】n型エミッタ領域は、真性ベース領域とし て使用されるp型半導体領域17の表面部分に形成さ れ、高不純物濃度のn型半導体領域23で形成される。 本実施の形態において、バイポーラトランジスタTrの n型エミッタ領域すなわちn型半導体領域23は、nチ ャネルMISFETQnのソース領域、ドレイン領域のそれぞ れとして使用される n 型半導体領域 2 3 と同一製造工程 で形成され、同一不純物濃度で形成される。 n 型半導体 領域23は製造プロセスにおいてイオン打ち込み法で形 成され、前述のエミッタ拡散型構造におけるn型半導体 領域22に比べて若干拡散層深さが深くできる。従っ て、n型半導体領域23は、p型半導体領域17との間 で形成されるpn接合面積を増加でき、サージ電流の通 過経路の断面面積を増加できる。なお、n型エミッタ領 域は、前述のバイポーラトランジスタTrのn型エミッ 夕領域と同様に、エミッタ拡散型構造で形成してもよ 630

【0042】p型ベース領域のp型半導体領域24とn 型エミッタ領域のn型半導体領域23との間は基本的に は第1層目の配線26により電気的に接続(短絡)され ており、このp型半導体領域24とn型半導体領域23 との間には抵抗素子21R(R1)が電気的に直列的に 挿入される。抵抗素子21Rはバイポーラトランジスタ T r 1 に近接したその周囲に配設される。抵抗素子21 Rの一端側が配線26を通してn型半導体領域23に接 続され、抵抗素子21Rの他端側が配線26を通してp 型半導体領域24に接続される。

【0043】図4(A)、図4(B)はそれぞれ静電気 破壊防止動作を説明するバイボーラトランジスタTri

路ICを構築する入力初段のトランジスタに静電気破壊 を生じさせるような予期せぬ正のサージ電流が入力信号 用外部接続端子BPに入力した場合、バイポーラトラン ジスタTr1はバイポーラ動作により n 型コレクタ領域 からn型エミッタ領域に正のサージ電流を流し、この正 のサージ電流は回路基準電源Vssに吸収される。さら に、バイボーラトランジスタTrlは、p型ベース領域 とn型エミッタ領域との間を電気的に接続しているの で、n型コレクタ領域のn型エピタキシャル層10B (真性コレクタ領域) と p 型ベース領域の p 型半導体領 域17(真性ベース領域)とのpn接台で形成されるダ イオード素子を通して、正のサージ電流を流せる。この ダイオード素子を通して流れた正のサージ電流は回路基 準電源Vssに吸収される。ダイオード素子において、 正のサージ電流は逆方向降伏電流として流れる。すなわ ち、バイポーラトランジスタT r 1 はサージ電流が流れ る2系統の経路を有し、大量のサージ電流は即座に回路 基準電源Vssに吸収される。さらに、ダイオード素子 はn型エピタキシャル層10Bとp型半導体領域17と の比較的低不純物濃度同士のpn接合で形成されるの 20 で、ダイオード素子自体の静電気破壊耐圧は高まる。 【0044】一方、図4(B)に示すように、負のサー ジ電流が入力信号用外部接続端子BPに入力した場合、 バイポーラトランジスタTr1は、バイポーラ動作によ り、負のサージ電流を相殺するような電流を回路基準電 源Vssから外部接続端子BP側に供給する。前述と同 様に、さらにバイポーラトランジスタTr1は、n型コ レクタ領域とp型ベース領域とのpn接合で形成される ダイオード素子を通して、負のサージ電流を相殺するよ うな電流を回路基準電源Vssから外部接続端子BP側 に供給する。ダイオード素子において、負のサージ電流 は順方向電流として流れる。電子の流れとして見たと

る、と表現できる。 【0045】図4(C)はバイポーラトランジスタTr 1のp型ベース領域とn型エミッタ領域との間に挿入さ れた抵抗素子21尺の抵抗値(ΚΩ)と静電気破壊耐圧 (V) との関係を示す図である。前述のように、バイポ 40 ーラトランジスタTrlのp型ベース領域とn型エミッ 夕領域との間を電気的に接続することにより、この接続 経路をサージ電流の吸収経路として使用でき、サージ電 流を大量にかつ即座に吸収できる。本実施の形態におい ては、さらにダイオード素子を含むサージ電流の吸収経 路に抵抗素子21Rが挿入される。図4(C)に示すよ うに、正のサージ電流に対しては、抵抗素子21Rの抵 抗値の増加に従ってバイポーラトランジスタTェ1自体 の静電気破壊耐圧が向上する。逆に、負のサージ電流に 対しては、抵抗素子21Rの抵抗値の増加に従ってバイ の回路図である。図4 (A) に示すように、内部集積回 50 ポーラトランジスタTrl自体の静電気破壊耐圧が低下

き、負のサージ電流で発生する電子はバイポーラトラン

ジスタTr1を通して回路基準電源Vssに吸収され

する。本実施の形態においては、正のサージ電流、負のサージ電流のそれぞれに対して同等の静電気破壊耐圧を確保しつつ、内部集積回路 I C の入力初段のトランジスタの静電気破壊耐圧よりも静電気破壊防止回路 P C の静電気破壊耐圧を下げて入力初段のトランジスタの保護を図るために、抵抗素于 2 1 R の抵抗値は約8-12K Ωに設定される。好ましくは、抵抗素于 2 1 R は約10K Ωに設定される。

【0046】図1中、中央左側及び図3に示すように、 静電気破壊防止回路PCのバイポーラトランジスタTr 2は、p型コレクタ領域、n型ベース領域、p型エミッ 夕領域を備えた横型構造のpnp型で構成される。

【0047】 p型コレクタ領域は、真性コレクタ領域として使用される高不純物濃度のp型半導体領域24で形成される。 p型コレクタ領域は平面形状がn型ベース領域を介在しp型エミッタ領域を取り囲むリング形状で形成される。このような平面形状を有するバイポーラトランジスタTr2は、特にp型コレクタ領域とn型ベーラース領域との間のpn接合面積が大きくできる(pn接合面積が大きる)ので、静電気破壊耐圧を向上できる。 p型半導体領域24はpチャネルMISFETQpのソース領域、ドレイン領域のそれぞれとして使用されるp型半導体領域24と同一の製造工程で形成され、同一の不純物濃度で形成される。 p型半導体領域24は、第1層の配線26、第2層目の配線28で形成された入力信号用外部接続端子BPに電気的に接続される。

 $\{0048\}$ n型ベース領域は、真性ベース領域として使用されるn型エピタキシャル層10B、ベース電位取り出し領域として使用されるn型埋込型半導体領域11及びn型半導体領域23のそれぞれで形成される。

【0049】 p型エミッタ領域は、高不純物濃度のn型 半導体領域23で形成される。p型コレクタ領域、p型 エミッタ領域はいずれも真性ベース領域として使用されるn型エピタキシャル層10Bの表面部分に形成される。

【0050】 n型ベース領域のn型半導体領域23とp型エミッタ領域のp型半導体領域24との間はバイボーラトランジスタTr1と同様に基本的には第1層目の配線26により電気的に接続されるとともに、抵抗素子21R(R2)が電気的に直列的に挿入される。抵抗素子21RはバイボーラトランジスタTr2に近接したその周囲に配設される。抵抗素子21Rの一端側が配線26を通してp型半導体領域24に接続され、抵抗素子21Rの他端側が配線26を通してn型半導体領域23に接続される。

【0051】バイポーラトランジスタTr2は、入力信号用外部接続端子BPに回路動作電源Vccの電位よりも高い正のサージ電流が入力した場合、前述のバイポーラトランジスタTr1と同様に、正のサージ電流を回路

動作電源 V c c 側に流す。この正のサージ電流は回路動作電源 V c c に吸収される。さらに、図 2 に示すように、 n 型ベース領域と p 型エミッタ領域との間が電気的に接続されているので、 p 型コレクタ領域の p 型半導体領域 2 4 と n 型ベース領域の n 型エピタキシャル層 1 0 B との p n 接合で形成されるダイオード素子を通して正のサージ電流は流れ、この正のサージ電流は回路動作電源 V c c に吸収される。ダイオード素子において、正のサージ電流は順方向電流として流れる。すなわち、バイボーラトランジスタ T r 2 は、サージ電流が流れる 2 系統の経路を有し、大量のサージ電流を即座に回路動作電源 V c c に吸収させることができる。

【0052】一方、負のサージ電流が入力信号用外部接続端子BPに入力した場合、バイポーラトランジスタT r 2 は、バイポーラ動作により、負のサージ電流を相殺 するような電流を回路動作電源 V c c から外部接続端子 BP側に供給する。前述と同様に、さらにバイポーラトランジスタTr 2 は、p型コレクタ領域とn型ベース領域とのpn接合で形成されるダイオード素子を通して、 20 負のサージ電流を相殺するような電流を回路動作電源 V c c から外部接続端子BP側に供給する。ダイオード素子において、負のサージ電流は逆方向降伏電流として見たとき、負のサージ電流で発生する電子はバイポーラトランジスタTr 2 を通して回路動作電源 V c c に吸収される、と表現できる。

【0053】さらに、バイポーラトランジスタTr20 n型ベース領域と<math>p型エミッタ領域との間に適正な抵抗値に設定された抵抗素子21Rが挿入されているので、内部集積回路1Cの入力初段のトランジスタにおいて静電気破壊が防止できる。

【0054】次に、前述の静電気破壊防止回路PCのバイポーラトランジスタTr1、Tr2のそれぞれに付加される抵抗素子21Rの製造方法について、簡単に説明する。図5(A)、図5(B)はそれぞれ抵抗素子21Rの製造方法を説明する各製造工程毎に示す半導体集積回路装置の縦断面構造図である。

【0055】(1)図5(A)に示すように、半導体基板1の主面部において、内部集積回路ICの形成領域に、p型ウエル領域13及びn型ウエル領域14を形成するとともに、バイポーラトランジスタTrのn型コレクタ領域、p型ベース領域の真性ベース領域(p型半導体領域17)のそれぞれを形成する。さらに、内部領域と同一の製造工程により、静電気破壊防止回路PCの形成領域にバイポーラトランジスタTr1のn型コレクタ領域、p型ベース領域の真性ベース領域(p型半導体領域17)、バイポーラトランジスタTr2のn型ベース領域の真性ベース領域(p型半導体領域17)、バイポーラトランジスタTr2のn型ベース領域の真性ベース領域(n型エピタキシャル10B)のそれぞれを形成する。

50 【0056】(2)内部集積回路 I C の形成領域におい

て、p型ウエル領域13の表面上に、n型ウエル領域14の表面上にそれぞれゲート絶縁膜20及びゲート電極21を形成する(図5(B)参照)。このゲート電極21を形成する工程と同一製造工程でバイポーラトランジスタTrのエミッタ電極21を形成する。ゲート電極21、エミッタ電極21を形成する。ゲート電極21、エミッタ電極21のそれぞれは例えばCVD法で形成された多結晶珪素膜で形成され、この多結晶珪素膜には抵抗値を調節するn型不純物がドープされる。バイポーラトランジスタTrの形成領域においては、エミッタ電極21から真性ベース領域にn型不純物が拡散され、n型エミッタ領域として使用されるn型半導体領域22が形成される。

【0057】さらに、ゲート電極21を形成する工程、 又はエミッタ電極21を形成する工程と同一製造工程により、静電気破壊防止回路PCの形成領域においてバイポーラトランジスタTr1、Tr2のそれぞれのベース領域とエミッタ領域との間に挿入される抵抗素子21Rが形成される。すなわち、抵抗素子21Rは例えば多結晶珪素膜で形成される。抵抗素子21Rの抵抗値は、サイズを調節する(例えば、抵抗長、断面積等を調節する)ことにより、またn型不純物のドープ量を調節することにより設定される。

【0058】(3)図5(B)に示すように、内部集積回路1Cの形成領域において、p型ウエル領域13に一対のn型半導体領域23を形成し、n型ウエル領域14に一対のp型半導体領域24を形成する。n型半導体領域23の形成により、nチャネルMISFETQnが完成する。p型半導体領域24の形成により、pチャネルMISFETQpが完成する。p型半導体領域24を形成する工程と同一製造工程により、内部集積回路1CのバイポーラトランジスタTrの形成領域においてp型ベース領域のp型半導体領域24の形成により、バイポーラトランジスタTrが完成する。

【0059】さらに、静電気破壊防止回路PCのバイボ ーラトランジスタTrlの形成領域において、n型半導 体領域23を形成する工程と同一製造工程でn型エミッ 夕領域のn型半導体領域23が形成され、p型半導体領 域24を形成する工程と同一製造工程でp型ペース領域 のp型半導体領域24が形成される。このn型半導体領 域23、p型半導体領域24のそれぞれの形成により、 バイポーラトランジスタTr1が完成する。バイポーラ トランジスタTr2の形成領域においては、n型半導体 領域23を形成する工程と同一製造工程でn型ベース領 域のn型半導体領域23が形成され、p型半導体領域2 4を形成する工程と同一製造工程でp型コレクタ領域、 p型エミッタ領域のそれぞれのp型半導体領域 2 4 が形 成される。このn型半導体領域23、p型半導体領域2 4のそれぞれの形成により、バイポーラトランジスタT r 2 が完成する。

【0060】(4)前述の図1に示すように、層間絶縁膜25、第1層目の配線26、層間絶縁膜27、第2層目の配線28のそれぞれを順次形成し、最後に図示しない保護膜を形成することにより、本実施の形態に係る半導体集積回路装置が完成する。

【0061】なお、本発明は、内部集積回路ICにMISF ETQとバイポーラトランジスタTrとが混在する半導体集積回路装置(Bipola-Complementary MISFET 型半導体集積回路装置)について説明したが、バイポーラトランジスタTrで内部集積回路ICを構築する半導体集積回路装置(pure Bipola 型半導体集積回路装置)に適用してもよい。この場合、内部集積回路ICのバイポーラトランジスタTrlは集積度向上のために前述のようにエミッタ拡散型構造を採用することが好ましく、このエミッタ拡散型構造を採用することが好ましく、このエミッタ拡散型構造で使用するエミッタ電極21と同一製造工程により静電気破壊防止回路PCで使用される抵抗素テ21Rが形成される。

【0062】さらに、本発明は、MISFETQのゲート電極21、バイポーラトランジスタTrのエミッタ電極21 20 のそれぞれとは別の製造工程により、静電気破壊防止回路PCで使用される抵抗素子21Rを形成してもよい。この場合、抵抗素子21Rの抵抗値は独立にかつ最適に設定できる。

【0063】このように構成される半導体集積回路装置においては、静電気破壊防止回路PCにバイポーラトランジスタTr1及びTr2を備え、このバイポーラトランジスタTr1、Tr2のそれぞれのバイポーラ動作でサージ電流が大量にかつ即座に回路基準電源Vss、回路動作電源Vccのそれぞれに吸収できる。サージ電流が大量にかつ即座に吸収できるので内部集積回路ICの入力初段のトランジスタの静電気破壊が防止できる。すなわち、サージ電流の吸収能力が高いので、バイポーラトランジスタTr1、Tr2のそれぞれの素子サイズが減少でき、静電気破壊防止回路PCの占有面積が減少できる。従って、半導体集積回路装置において、静電気破壊耐圧を向上しつつ、集積度が向上できる。

【0064】さらに、静電気破壊防止回路PCのバイポーラトランジスタTr1、Tr2のそれぞれにおいて、ベース領域とエミッタ領域との間が電気的に接続され、40 又はベース領域とエミッタ領域との間に抵抗素子21Rが直列に挿入されたので、静電気破壊防止回路PCの静電気破壊耐圧が下げられる。従って、内部集積回路1Cの入力初段のトランジスタの静電気破壊が防止できる。【0065】さらに、内部集積回路1Cにトランジスタのト電極21と同一製造工程により静電気破壊防止回路PCの抵抗素子21Rが形成できる。また、内部集積回路1CにトランジスタとしてバイポーラトランジスタTrの形成される場合には、バイポーラトランジスタTrのエミッタ電極21と同一製造工程により抵抗素子21R

が形成できる。従って、抵抗素子21Rを形成する工程 が減少できるので、半導体集積回路装置の製造工程数が 削減できる。

【0066】第1の応用例

第1の応用例は、静電気破壊防止回路PCのpnp型バ イポーラトランジスタTr2が縦型構造で形成された場 台を説明する。図6は本発明の第1の実施の形態におい て第1の応用例に係るバイポーラトランジスタの縦断面 構造図である。

【0067】静電気破壊防止回路PCのバイポーラトラ ンジスタTr2は、素子間分離領域で周囲を囲まれた領 域内において、p型コレクタ領域、n型ベース領域、p 型エミッタ領域を備えた縦型構造のpnp型で構成され る。素子間分離領域は、p型単結晶珪素基板10Aの表 面部分に形成された低不純物濃度のn型埋込型半導体領 域30、n型エピタキシャル層10B及びこのn型エピ タキシャル層10Bの表面部分に形成され電位取り出し 領域として使用されるn型半導体領域23で形成され る。なお、これ以後の説明において、前述の第1の実施 の形態に係る半導体集積回路装置で説明した構成に付し た符号と同一符号を付した構成は同一の機能を有し、同 一の不純物濃度を有し、又は同一の製造工程により形成 される。

【0068】バイポーラトランジスタTr2のp型コレ クタ領域は、真性コレクタ領域として使用されるp型ウ エル領域13、コレクタ電位引き出し領域として使用さ れるp型埋込型半導体領域12及びp型半導体領域16 で形成される。 p型半導体領域16は入力信号用外部接 続端子BPに接続される。

[0069] n型ベース領域は、真性ベース領域として 使用される中不純物濃度のn型半導体領域31及びベー ス電位取り出し領域として使用されるn型半導体領域2 3で形成される。

【0070】p型エミッタ領域はp型半導体領域24で 形成される。このp型半導体領域24は、n型ベース領 域のn型半導体領域23と電気的に接続されるととも に、回路動作電源Vccに接続される。さらにp型エミ ッタ領域と n型ベース領域との間には抵抗素子 2 1 R (R2) が電気的に直列に挿入される。

【0071】このように構成される静電気破壊防止回路 PCにおいては、回路動作電源Vcc側に縦型構造のバ イポーラトランジスタTr2を備え、真性ベース領域の 底面及び側面を含む広いpn接合面を通してサージ電流 が流れる。従って、サージ電流の吸収能力が向上でき、 静電気破壊防止回路PCの静電気破壊耐圧が向上でき る。

【0072】第2の応用例

第2の応用例は、静電気破壊防止回路PCにおいて、回 路動作電源Vcc側のバイボーラトランジスタTr 2 を ${\sf npn}$ 型構造で形成し、回路基準電源 ${\sf Vss}$ 側、回路動 ${\it L50}$ である。バイポーラトランジスタ ${\sf Trl}$ は、素子間分離

作電源Vcc 側の双方のバイポーラトランジスタTェ 1、Tr2がいずれもnpn型構造で形成された場合を 説明する。図7は本発明の第1の実施の形態において第 2 の応用例に係る静電気破壊防止回路 P C の回路図であ

【0073】図7に示すように、静電気破壊防止回路P Cにおいて、回路動作電源Vcc側のバイポーラトラン ジスタTr2がnpn型構造で形成される。このバイポ ーラトランジスタTr2は、前述の図1に示すバイポー ラトランジスタT r 1 の構造と同一構造で形成される。 10 バイボーラトランジスタTr2のn型コレクタ領域は回 路動作電源Vccに電気的に接続される。p型ベース領 域とn型エミッタ領域との間は電気的に接続され、この p型ベース領域、n型エミッタ領域はいずれも入力信号 用外部接続端子BPに電気的に接続される。 p型ベース 領域とn型エミッタ領域との間には抵抗素子21R(R 2) が電気的に直列に挿入される。つまり、静電気破壊 防止回路PCの回路基準電源Vss側、回路動作電源V с с 側の双方のバイポーラトランジスタT г 1、Т г 2 はいずれもnpn型構造で形成される。

【0074】このように構成される静電気破壊防止回路 PCにおいては、前述の第1の実施の形態で説明した静 電気破壊防止回路PCと同様な効果が得られる。

【0075】第3の応用例

第3の応用例は、静電気破壊防止回路PCにおいて、回 路基準電源Vss 側のバイポーラトランジスタTr1 を 横型構造のpnp型で形成し、回路基準電源Vss側、 回路動作電源 V c c 側の双方のバイポーラトランジスタ Tr1、Tr2がいずれもpnp型構造で形成された場 台を説明する。図8は本発明の第1の実施の形態におい て第3の応用例に係る静電気破壊防止回路PCの回路図 である。

【0076】図8に示すように、静電気破壊防止回路P Cにおいて、回路基準電源Vss側のバイポーラトラン ジスタTr1がpnp型構造で形成される。バイポーラ トランジスタTr2は、前述の図1又は図6に示すバイ ポーラトランジスタTr2の構造と同一構造で形成され る。バイポーラトランジスタTr1のp型コレクタ領域 は回路基準電源Vssに電気的に接続される。n型ベー 40 ス領域とp型エミッタ領域との間は電気的に接続され、 このn型ベース領域、p型エミッタ領域はいずれも入力 信号用外部接続端子BPに電気的に接続される。n型ベ ース領域とp型エミッタ領域との間には抵抗素子21R (R1) が電気的に直列に挿入される。つまり、静電気 破壊防止回路PCの回路基準電源Vss側、回路動作電 源Vcc側の双方のバイポーラトランジスタTr 1 、T r2はいずれもpnp型構造で形成される。

【0077】図9は静電気破壊防止回路PCの回路基準 電源側のバイポーラトランジスタTr1の縦断面構造図

領域で周囲を囲まれた領域内において、p型コレクタ領域、n型ベース領域、p型エミッタ領域を備えた横型構造のpnp型で構成される。素子間分離領域は、p型単結晶珪素基板10A、p型半導体領域16及びp型半導体領域24で形成される。

【0078】パイポーラトランジスタTr1のp型コレクタ領域は、真性コレクタ領域として使用されるp型半導体領域16及びコレクタ電位取り出し領域として使用されるp型半導体領域24で形成される。

【0079】 n型ベース領域は、真性ベース領域として使用されるn型エピタキシャル層10B、n型エピタキシャル層10B間を接続する接続配線として使用されるn型埋込型半導体領域30及びベース電位取り出し領域として使用されるn型半導体領域23で形成される。

【0080】p型エミッタ領域は、真性エミッタ領域として使用されエミッタ電位引き出し領域として使用されるp型半導体領域16間を接続する接続配線として使用されるp型埋込型半導体領域12で形成される。p型半導体領域16は入力信号用外部接続端子BPに接続される。

【0081】バイポーラトランジスタTr1は横型で形成されており、サージ電流の通過経路を拡大するために、p型エミッタ領域の平面形状がリング形状で形成され、n型ベース領域、p型コレクタ領域のそれぞれもp型エミッタ領域の周囲を取り囲むように平面形状がリング形状で形成される。

【0082】このように構成される静電気破壊防止回路 PCにおいては、前述の第1の実施の形態で説明した静 電気破壊防止回路PCと同様な効果が得られる。

【0083】第4の応用例

第4の応用例は、静電気破壊防止回路PCにおいて、回路基準電源Vss側のバイポーラトランジスタTr1をpnp構造で形成し、回路動作電源Vcc側のバイポーラトランジスタTr2をnpn型構造で形成した場合を説明する。図10は本発明の第1の実施の形態において第4の応用例に係る静電気破壊防止回路PCの回路図である。

【0084】図10に示すように、静電気破壊防止回路 PCにおいて、回路基準電源Vss側のバイポーラトランジスタTr1がpnp構造で形成されるとともに、回 40 路動作電源Vcc側のバイポーラトランジスタTr2が npn型構造で形成される。バイポーラトランジスタTr1は、前述の図1に示すバイポーラトランジスタTr2、図9に示すバイポーラトランジスタTr2、図9に示すバイポーラトランジスタTr1のいずれかの構造と同一構造で形成される。バイポーラトランジスタTr1の構造と同一構造で形成される。

【0085】このように構成される静電気破壊防止回路 PCにおいては、前述の第1の実施の形態で説明した静 電気破壊防止回路PCと同様な効果が得られる。

【0086】第5の応用例

第5の応用例は、静電気破壊防止回路PCにおいて、回路基準電源Vss側のバイポーラトランジスタTr1だけを形成した場合を説明する。図11は本発明の第1の実施の形態において第5の応用例に係る静電気破壊防止回路PCの回路図である。

18

【0087】図11に示すように、静電気破壊防止回路PCには回路基準電源Vss側のバイポーラトランジスタTr1だけが形成される。このバイボーラトランジスタTr1は例えば縦型構造のnpn型で構成される。バイポーラトランジスタTr1は正のサージ電流、負のサージ電流のいずれも吸収できるので、静電気破壊防止回路PCには最低限1個のバイポーラトランジスタTr1が形成されていればよい。しかも、バイボーラトランジスタTr1はp型ベース領域とn型のエミッタ領域との間を電気的に接続し、かつ双方の間に抵抗素子21Rを挿入しているので、サージ電流の吸収能力が高い。

【0088】このように構成される静電気破壊防止回路 20 PCにおいては、前述の第1の実施の形態で説明した静 電気破壊防止回路PCと同様な効果が得られ、さらに1 個のバイポーラトランジスタTr1で静電気破壊防止回 路PCが構築できるので、静電気破壊防止回路PCの占 有面積がより一層減少できる。

【0089】(第2の実施の形態)第2の実施の形態は、前述の第1の実施の形態に係る半導体集積回路装置の静電気破壊防止回路PCにおいて、サージ電流の吸収速度を速くし、さらに静電気破壊耐圧を向上した場合を説明する。図12は本発明の第2の実施の形態に係る静電気破壊防止回路PCのバイボーラトランジスタTr1の縦断面構造図、図13はバイポーラトランジスタTr1の平面図である。

【0090】図12及び図13に示すように、静電気破壊防止回路PCの回路基準電源Vss側のバイポーラトランジスタTr1において、n型エミッタ領域が複数に分割されたn型半導体領域23で形成される。すなわち、p型ベース領域の真性ベース領域として使用されるp型半導体領域17の表面部分に適度な間隔をもってn型エミッタ領域を形成する複数のn型半導体領域23が配列される。

【0091】 n型エミッタ領域の複数に分割されたn型半導体領域23間はp型半導体領域17が存在し、このn型半導体領域23間のp型半導体領域17はベース電位取り出し領域として使用されp型半導体領域24に至るベースキャリアの引き抜き経路17Pを構築する。n型エミッタ領域面下の真性ベース領域においてn型エミッタ領域の平面面積の拡大やベース幅の縮小によりベース抵抗が増大し、ベースキャリアの抜きが悪くなるが、引き抜き経路17Pを備えることによって、ベースキャ

50 リアの引き抜きがスムースに行われる。従って、バイボ

ーラトランジスタTr1のバイポーラ動作が確実に行われるので、サージ電流が即座に回路基準電源Vssに吸収できる。

【0092】なお、エミッタ領域の分割による引き抜き経路17Pの形成は特に縦型構造のバイポーラトランジスタに有効で、前述の第1の実施の形態に係る半導体集積回路装置において図6に示す縦型構造のpnp型のバイポーラトランジスタTr2(第1の応用例)にも引き抜き経路17Pが形成できる。勿論、本実施の形態は、前述の第1の実施の形態の第1の応用例から第5の応用例で説明したそれぞれの静電気破壊防止回路PCにも適用できる。

【0093】このように構成される静電気破壊防止回路 PCにおいては、前述の第1の実施の形態に係る半導体 集積回路装置で得られる効果と同様な効果が得られる。 さらに、静電気破壊防止回路PCのバイポーラトランジ スタTr1において、n型エミッタ領域の複数に分割されたn型半導体領域23間に引き抜き経路17Pでベース取り出し領域が形成されたので、p型ベース領域のキャリアが即座に吸収できる。従って、バイポーラトラン 20 ジスタTr1のn型コレクタ領域又はn型エミッタ領域に入力されたサージ電流が即座に回路基準電源Vssに 吸収できるので、静電気破壊耐圧が向上できる。

[0094]なお、本発明は前述の実施の形態に限定されない。例えば、本発明は、出力信号用外部接続端子と内部集積回路]Cの最終出力段のトランジスタとの間に配置された静電気破壊防止回路にも適用できる。

[0095]

【発明の効果】本発明は、静電気破壊防止回路の静電気破壊耐圧を向上しつつ、静電気破壊防止回路の占有面積 30 を減少し、静電気破壊耐圧が向上できかつ集積度の向上が実現できる半導体集積回路装置を提供できる。

【0096】さらに、本発明は、上記効果が得られるとともに、製造工程数が削減できる半導体集積回路装置の製造方法を提供できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る静電気破壊防止回路を有する半導体集積回路装置の縦断面構造図である。

- 【図2】静電気破壊防止回路の回路図である。
- 【図3】 静電気破壊防止回路の平面図である。
- 【図4】(A)、(B)はそれぞれ静電気破壊防止動作を説明するバイボーラトランジスタTrlの回路図、
- (C) は静電気破壊防止回路において抵抗素子の抵抗値 と静電気破壊耐圧との関係を示す図である。
- 【図5】(A)、(B)はそれぞれ静電気破壊防止回路

の抵抗素子の製造方法を説明する各製造工程毎に示す半 導体集積回路装置の縦断面構造図である。

【図6】本発明の第1の実施の形態において第1の応用例に係るバイポーラトランジスタの縦断面構造図であ

[図7] 本発明の第1の実施の形態において第2の応用例に係る静電気破壊防止回路の回路図である。

【図8】本発明の第1の実施の形態において第3の応用例に係る静電気破壊防止回路PCの回路図である。

10 【図9】静電気破壊防止回路の回路基準電源側のバイポーラトランジスタの縦断面構造である。

【図10】本発明の第1の実施の形態において第4の応 用例に係る静電気破壊防止回路PCの回路図である。

【図11】本発明の第1の実施の形態において第5の応 用例に係る静電気破壊防止回路PCの回路図である。

【図12】本発明の第2の実施の形態に係る静電気破壊 防止回路のバイポーラトランジスタの縦断面構造図であ ス

【図13】静電気破壊防止回路のバイポーラトランジスタの平面図である。

【図14】従来技術に係る静電気破壊防止回路の回路図である。

【図15】従来技術に係る静電気破壊防止回路の要部の 縦断而構造図である。

【図16】従来技術に係る静電気破壊防止回路の要部の 平面図である。

【図17】従来技術に係る他の構造を説明する静電気破壊防止回路の要部の平面図である。


【図18】従来技術に係る他の構造を説明する静電気破 70 壊防止回路の要部の縦断面構造図である。


【符号の説明】


- 10 半導体基板
- 10A 単結晶珪素基板
- 10B エピタキシャル層
- 11, 12, 15, 16, 17, 22, 23, 24, 3
- 1 半導体領域。
- 13、14 ウエル領域
- 21 ゲート電極又はエミッタ電極
- 21R、R、R1、R2 抵抗素子
- 40 26、28 配線
 - 17P 引き抜き経路
 - BP 外部接続端子
 - PC 静電気破壊防止回路
 - 1 C 内部集積回路
 - Tr バイポーラトランジスタ
 - Q MISFET


【図1】

【図12】










【図14】



[図17]

